Amd milan, epyc cpus van de volgende generatie zou 15 matrijzen hebben

Het lijkt erop dat AMD aan iets heel interessants werkt. Volgens bronnen werken ze actief aan een ontwerp met 15 matrijzen voor EPYC AMD Milan. Gezien het feit dat een van deze een IO-dobbelsteen moet zijn, betekent dit dat er ten minste één Milan-variant zal zijn met 14 sterft in vergelijking met 8 in Rome.

AMD Milan, volgende generatie EPYC-CPU's zouden 15 matrijzen hebben

Volgens Wccftech vraag ik een ingenieur dat sommige van deze 14 matrijzen bedoeld zijn als HBM-geheugen.

8 DDR4-kanalen hebben slechts voldoende beschikbare bandbreedte om maximaal 10 CPU-arrays (80 CPU-kernen) maximaal te verwerken. Dit betekent dat ze op zoek zijn naar een 8-array layout (64 CPU cores) of een 10 array layout wat betreft de CPU-zijde. Afgezien van de IO-array, blijven er 6 of 4 sterfgevallen achterwege en zullen ze waarschijnlijk volgens speculatie als HBM-geheugen eindigen.

HBM biedt mogelijk een aanzienlijke versnelling, maar dit houdt in dat deze specifieke variant een interposer zal gebruiken. In een notendop betekent dit dat, tenzij AMD besluit om deze variant uit te stellen tot DDR5, het een 8 + 6 + 1-configuratie is (CPU + HBM + IO) of een 10 + 4 + 1-configuratie (CPU + HBM + IO).

Bezoek onze gids over de beste processors op de markt

Een op interposer gebaseerd ontwerp met HBM aan boord zou veel snellere toegangs- en overdrachtstijden kunnen bieden dan traditioneel op DDR gebaseerd geheugen, waarin het DDR-kanaal als een bottleneck kan fungeren. Dit zal leiden tot aanzienlijke versnellingen voor applicaties die sterk afhankelijk zijn van geheugen.

Het is vermeldenswaard dat eerdere lekken erop hebben gewezen dat AMD Milan een 8 + 1-ontwerp heeft. Afhankelijk van hoe dat wordt geïnterpreteerd, kan het betekenen dat Milaan twee varianten heeft. We houden je op de hoogte.

Wccftech-lettertype