Amd zen 2 zou volgens sandra het dubbele van de l3-cache hebben

Caching is een zeer belangrijk onderdeel van moderne processors en een grote verandering in dit deel van de chip betekent meestal dat er grote verbeteringen komen in de algehele processor. SANDRA wijst op sterke wijzigingen aan de Zen 2 L3-cache.

SANDRA target 32 ​​MB L3-cache voor elke 8-core Zen 2-chiplet

Een vermelding in SiSoft's SANDRA-database toont gegevens over een AMD EPYC AMD-processor en werpt licht op de cache-hiërarchie voor dit model. Elke 64-core EPYC Rome-processor bestaat uit acht Zen 2-chips met acht kernen van 7 nm, die samenkomen in een I / O-controller van 14 nm. Deze controller is verantwoordelijk voor het beheer van het geheugen en de PCIe-connectiviteit van de processor. Het resultaat vermeldt de cache-hiërarchie, met 512 KB toegewezen L2-cache per kern en "16 x 16 MB L3-cache". Voor de Ryzen 7 2700X leest SANDRA de L3-cache als "2 x 8 MB L3", wat overeenkomt met de hoeveelheid van 8 MB L3 per CCX.

We raden aan om ons artikel over AMD EPYC Rome Performance vs. Intel Cascade Lake in 2S te lezen

Aangezien SANDRA "16 x 16 MB L3" detecteert voor 64-core Rome, is het zeer waarschijnlijk dat elk van de 8-core chiplets twee 16 MB L3 cache-onderdelen heeft, en dat de 8 cores zijn opgesplitst in twee vier-core CCX kernen met elk 16 MB L3-cache. Deze duplicatie in de L3-cache door CCX kan processors helpen de gegevensoverdracht tussen de chiplet en I / O te optimaliseren om beter te presteren. Dit is vooral belangrijk omdat de I / O-matrijs het geheugen bestuurt met zijn monolithische 8-kanaals DDR4-geheugencontroller.

AMD heeft met Zen 2 ingrijpende veranderingen op architectonisch niveau aangebracht, we zullen moeten wachten tot ze in de uitverkoop gaan om te zien waar al deze verbeteringen echt in vertalen, maar voor nu ziet het er best goed uit.

Techpowerup-lettertype