Epyc milan en genua, amd geeft details over zijn nieuwe server-cpu's

AMD heeft enkele details onthuld over de EPYC Milan (Zen 3) -architectuur en de EPYC Genoa (Zen 4) -architectuur die door het bedrijf is gepland.

EPYC Milaan en Genua, AMD geeft details over de nieuwe server-CPU's

Tijdens zijn presentatie onthulde Martin Hilgeman van AMD, Senior Manager van HPC Applications, dia's die bevestigen dat de volgende serie EPYC 'Milan'-processors zal worden gelanceerd op AMD's bestaande SP3- servervoet, DDR4-geheugen zal ondersteunen en dezelfde TDP en dezelfde kernconfiguraties als de processorserie van Rome.

Deze dia lijkt de geruchten te verdrijven dat AMD van plan was Milaan te lanceren met een 4x SMT-implementatie, waarin werd beweerd dat de Zen 3 gebruikers vier threads per CPU-kern zou bieden. Het lijkt erop dat de belangrijkste bron van prestatieverbeteringen van de Zen 3 het gevolg zal zijn van verbeteringen in IPC en winst in kloksnelheid, in plaats van toename van kern- en threadaantallen. Hopelijk betekent dit dat de Zen 3 zich zal concentreren op 'single-core'-prestaties en verbeteringen van de kernarchitectuur.

Bezoek onze gids over de beste processors op de markt

Wat betreft EPYC Genoa (Zen 4), beweert Helgeman dat Zen 4 zich nog in de ontwerpfase bevindt, wat betekent dat serverfabrikanten en andere klanten de mogelijkheid hebben om het ontwerp van Genua te beïnvloeden. Er wordt ook bevestigd dat deze nieuwe architectuur zal worden gelanceerd met een nieuwe SP5-socket, een nieuw type geheugen zal ondersteunen (waarschijnlijk DDR5) en gebruikers "nieuwe mogelijkheden" zal bieden, die niet zijn onthuld.

Internaliserend in het ontwerp van Zen 3, bevestigde AMD dat Zen 3 afstand zou nemen van het gesplitste cache-ontwerp van Zen / Zen 2, dat AMD's CPU L3-cache verdeelde over twee quad-core CCX's. Dit betekent dat AMD afstand zou kunnen nemen van zijn eigen quad-core CCX-ontwerp, waardoor een acht-core CCX-ontwerp met Zen 3 of een ander ontwerp zou kunnen ontstaan.

In plaats van twee 16 MB L3-caches aan te bieden (zoals te zien in AMD's huidige Zen 2-ontwerp), biedt AMD's Zen 3-ontwerp een combinatie van "32 + MB" L3-cache over alle acht CPU-kernen. Dit vermindert potentiële latenties tussen de CPU-kernen in een enkele matrijs en garandeert een betere toegang tot de geïntegreerde L3-cache voor de CPU-kernen. Ook zou deze cache groter zijn dan de weergave in eerdere generaties.

EPYC Milan zou in de tweede helft van 2020 bij ons komen.

Overclock3d lettertype