Intel pronkt met zijn nieuwe interconnect-architectuur voor de xeon skylake

Afgelopen mei werd de nieuwe familie van Intel Xeon-processors op basis van de Skylake-SP- microarchitectuur aangekondigd, deze chips zullen nog tijd nodig hebben om de markt te bereiken, maar een van hun belangrijkste technologieën is al getoond, een nieuwe interconnectie-architectuur tussen de elementen die Het is ontworpen om een ​​hoge bandbreedte te bieden met lage latentie en grote schaalbaarheid.

Nieuwe interconnectiebus in Skylake-SP

Akhilesh Kimar, architect van het Skylake-SP-ontwerp, bevestigt dat het ontwerp van multi- chipprocessors een eenvoudige taak lijkt, maar dat het erg gecompliceerd is vanwege de noodzaak om een ​​zeer efficiënte onderlinge verbinding tussen al zijn elementen te bereiken. Door deze onderlinge verbinding moeten de kernen, de geheugeninterface en het I / O-subsysteem op een zeer snelle en efficiënte manier kunnen communiceren, zodat het dataverkeer de prestaties niet vermindert.

In eerdere generaties van Xeon heeft Intel een ringverbinding gebruikt om alle elementen van de processor met elkaar te verbinden. Door het aantal kernen sterk te vergroten, is dit ontwerp niet meer efficiënt vanwege beperkingen zoals de noodzaak om de gegevens voor "een lange weg". Het nieuwe ontwerp dat debuteert in de nieuwe generatie Xeon-processors, biedt veel meer manieren waarop gegevens veel efficiënter kunnen reizen.

De nieuwe Intel-interconnectbus zorgt ervoor dat alle processorelementen in rijen en kolommen zijn gerangschikt en directe paden bieden tussen alle onderdelen van een multi-chipprocessor en daarom een ​​zeer efficiënte en snelle communicatie mogelijk maakt, dat wil zeggen dat het een hoge bandbreedte en lage latentie. Dit ontwerp heeft ook het voordeel dat het zeer modulair is, waardoor het gemakkelijk is om zeer grote chips te maken met een groot aantal elementen zonder de communicatie tussen hen in gevaar te brengen.

Bron: hothardware