Micron en cadans updaten ddr5-status, 36% meer prestaties dan ddr4

Aan het begin van het jaar hielden Cadence en Micron de eerste openbare demonstratie van DDR5- geheugen van de volgende generatie. Tijdens een TSMC-evenement eerder deze maand gaven de twee bedrijven enkele updates over de ontwikkeling van de nieuwe geheugentechnologie.

Micron en Cadence bespreken hun vorderingen in het DDR5-geheugen

Het belangrijkste kenmerk van DDR5 SDRAM is de capaciteit van de chips, niet alleen betere prestaties en een lager energieverbruik. DDR5 zal naar verwachting de I / O-snelheden verhogen van 4.266 naar 6.400 MT / s, met een spanningsverlies van 1, 1 V en een toelaatbaar jitterbereik van 3%. Er wordt ook verwacht dat er twee onafhankelijke 32/40 bit kanalen per module worden gebruikt (zonder / of met ECC). Bovendien zal DDR5 een verbeterde efficiëntie van de commandobus, betere upgradeschema's en een grotere pool van banken hebben voor extra prestaties. Cadence vervolgt dat de verbeterde functionaliteit van DDR5 een 36% hogere bandbreedte in de echte wereld mogelijk maakt vergeleken met DDR4, zelfs bij 3200 MT / s, en zodra 4800 MT / s de werkelijke bandbreedte 87% hoger zal zijn. vergeleken met DDR4-3200. Een ander van de belangrijkste kenmerken van DDR5 is de dichtheid van monolithische chips van meer dan 16 Gb.

We raden aan om ons bericht over Intel Core 9000-serie te lezen, ondersteunt tot 128 GB RAM

Toonaangevende DRAM-fabrikanten hebben al monolithische DDR4-chips met een capaciteit van 16 Gb, maar die apparaten kunnen vanwege de natuurkundige wetten geen extreme klokken leveren. Daarom hebben bedrijven zoals Micron veel werk te doen in een poging om hoge DRAM-dichtheden en prestaties samen te brengen in het DDR5-tijdperk. In het bijzonder houdt Micron zich bezig met variabele retentietijd en andere gebeurtenissen op atomair niveau, zodra de productietechnologieën die voor DRAM worden gebruikt 10-12 nm bereiken. Simpel gezegd, terwijl de DDR5-standaard dichtheden en huwelijksprestaties mogelijk maakt, is er nog steeds veel magie te doen door DRAM-makers.

Micron verwacht tegen eind 2019 met de productie van 16Gb-chips te beginnen met gebruikmaking van zijn 'sub-18nm'-productieproces, hoewel dit niet noodzakelijkerwijs betekent dat de daadwerkelijke toepassingen met dit geheugen eind volgend jaar beschikbaar zullen zijn. Cadence heeft al DDR5 IP (Controller + PHY) geïmplementeerd met TSMC's N7 (7nm DUV) en N7 + (7nm DUV + EUV) procestechnologieën.

Gezien de belangrijkste voordelen van DDR5, is het niet verrassend dat Cadence voorspelt dat servers de eerste applicaties zullen zijn die het nieuwe type DRAM zullen gebruiken. Cadence is van mening dat de SoC's van klanten die het N7 + -proces gebruiken, dit zullen ondersteunen, wat in feite betekent dat de chips in 2020 op de markt moeten komen.

Techpowerup-lettertype