Tiger Lake: 10nm chip packs 50% meer l3 cache

Tiger Lake-U zal de L3- cachecapaciteit met 50% verhogen, die zal gaan van 8 MB naar 12 MB, dankzij @ InstLatX64 die een processordump op Twitter plaatst . Dit betekent een toename van maximaal 3 MB L3-cache per kern.

Tiger Lake-U zal de L3-cachecapaciteit met 50% verhogen

Zoals verwacht is het Tiger Lake-U-model een 4-core processor met HyperThreading. De gepubliceerde afbeelding laat ook zien dat het technische monster op 3, 4 GHz draait, een respectabele frequentie voor een pre-productiemodel.

De afbeelding bevat ook een aantal vlaggen die de ondersteunde instructiesets vertegenwoordigen. Het bevestigt AVX-512-ondersteuning als Sunny Cove, maar lijkt niet de vlag avx512_bf te hebben die verwacht zou worden als het vanaf begin volgend jaar bfloat16 zoals Cooper Lake Xeon-processors zou hebben ondersteund.

De dump laat zien dat de quad-core Tiger Lake-U 12 MB aan totale L3-cache heeft, een toename van 50%. Dit past in het herontwerp van de cache dat Intel had onthuld voor Willow Cove, de CPU-kern van Tiger Lake, hoewel het herontwerp van de cache waarschijnlijk grotere veranderingen met zich meebrengt dan een eenvoudige vergroting van de grootte. Een grotere cache heeft bijvoorbeeld een hogere latentie, dus er is waarschijnlijk een lagere aanpassing aan de capo.

Tiger Lake zal volgend jaar worden uitgebracht. Deze processors zullen ook de Gen12 'Xe' geïntegreerde grafische kaart bevatten, die een nieuwe weergavefunctie en een grote update van de instructieset zal hebben. We houden je op de hoogte.

Tomshardware-lettertype