Western Digital kondigt risc swerv-processor aan

Western Digital werkt met de RISC-V Open Instruction Set Architecture (ISA), waarbij iedereen een processorontwerp kan produceren zonder iets te betalen aan royalty's of licentiekosten. Het heeft eindelijk de SweRV RISC-V-processor met Open Source-licentie aangekondigd.

Nieuwe SweRV RISC-V-processor met Open Source-licentie

In 2017 beloofde het bedrijf om over te schakelen op RISC-V in zijn opslagverwerkingsproducten, met het oog op de verzending van een miljard kernen in de komende twee jaar. Nvidia is ook begonnen met het overschakelen van eigen kernen naar RISC-V om input / output op zijn grafische producten aan te sturen, Rambus gebruikt RISC-V voor beveiligingsonderdelen en heeft zelfs zijn weg gevonden naar SSD-opslagcontrollers.

We raden aan om ons artikel over Windows 10 te lezen, ARM kan native 64-bits applicaties uitvoeren

De kern van SweRV zelf is een tweerichtings superscalaire implementatie van de 32-bits variant van de ISA RISC-V, met een pijplijn in negen fasen die meerdere instructies kan laden, voor gelijktijdige uitvoering in volgorde. Momenteel geïmplementeerd op een 28nm CMOS-procesknooppunt, draait de kernel tot 1, 8 GHz en behaalt een geschatte doorvoer van 4, 9 CoreMarks per megahertz.

Western Digital heeft bevestigd dat het van plan is om SweRV niet alleen in zijn eigen producten te gebruiken, maar het ook onder een open source-licentie te lanceren. Het heeft dit al gedaan met twee ondersteunende technologieën: de SweRV Instruction Set Simulator (ISS), waarmee belanghebbenden de kernel kunnen testen; en OmniXtend, dat consistent cachegeheugen via een Ethernet-fabric implementeert, waarbij de nadruk ligt op alles van CPU's tot GPU's en machine learning-coprocessors.

De SweRV zal in het eerste kwartaal van 2019 worden gelanceerd, bevestigde Western Digital. Wat vind je van de aankondiging van deze SweRV RISC-V-processor met Open Source-licentie?

Techpowerup-lettertype